검색창 열기 인더뉴스 부·울·경

Electronics 전기/전자

삼성전자, EUV 시스템반도체에 3차원 적층 기술 적용...업계 최초

URL복사

Thursday, August 13, 2020, 11:08:03

7나노 ‘X-Cube’ 적용 테스트칩 생산..데이터 처리 속도 및 전력 효율 향상

 

인더뉴스 이진솔 기자 | 삼성전자가 업계최초로 극자외선(EUV) 공정 기반 시스템반도체에 3차원 적층 기술을 적용했습니다. 시스템반도체 및 파운드리(반도체수탁생산) 후공정 분야에서 첨단 기술 경쟁력을 확보한 것으로 평가됩니다.

 

삼성전자는 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 ‘X-Cube(eXtended-Cube)’를 적용한 테스트칩 생산에 성공했다고 13일 밝혔습니다.

 

X-Cube는 전공정을 마친 웨이퍼 상태의 여러 칩을 위로 적층해 반도체 하나로 만드는 기술입니다. 시스템반도체는 로직(연산) 부분과 캐시메모리(Cache memory) 역할을 하는 정적램(SRAM) 부분을 칩 하나에 평면으로 나란히 배치해 설계합니다. 삼성전자가 집적 기술에 집중하는 이유입니다.

 

X-cube는 로직과 SRAM을 단독으로 설계 및 생산해 위로 적층하는 방식입니다. 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 설계 자유도를 높일 수 있다는 설명입니다.

 

또한 위아래로 놓인 칩에 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술 ‘실리콘관통전극(TSV)’을 적용할 수 있다는 것도 강점입니다. 시스템반도체 연산 속도와 전력 효율을 높이는 기술로 꼽힙니다.

 

삼성전자는 “이 기술은 슈퍼컴퓨터·인공지능·5세대(5G) 이동통신 등 고성능 시스템반도체를 요구하는 분야에서 핵심 기술로 쓰일 것”이라며 “스마트폰과 웨어러블 기기의 경쟁력도 높일 수 있을 것으로 예상된다”고 했습니다.

 

삼성전자는 X-Cube 설계방법론(Design Methodology)과 설계툴(Design Flow)을 제공해 반도체 팹리스 기업들이 EUV 기술 기반 5, 7나노 공정 칩 개발에 착수할 수 있도록 지원합니다.

 

또한 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다고 회사 측은 설명했습니다.

 

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다"며 "삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다”고 말했습니다.

 

English(中文·日本語) news is the result of applying Google Translate. <iN THE NEWS> is not responsible for the content of English(中文·日本語) news.

배너

이진솔 기자 jinsol@inthenews.co.kr

배너




배너